Vitet e fundit, me zhvillimin e shpejtë të kompjuterëve, rrjeteve dixhitale dhe teknologjive televizive, kërkesa e njerëzve për imazhe televizive me cilësi të lartë ka vazhduar të rritet, dhe industria e radios dhe televizionit të vendit tim ka pësuar zhvillim të shpejtë dhe zhvillim të shpejtë. Transmetimi satelitor i TV dixhital, i cili u lansua katër vjet më parë, tani ka formuar një shkallë të konsiderueshme. Regjistrimi dixhital i videove, efektet speciale dixhitale, sistemet e redaktimit jo-linear, studiot virtuale, automjetet e transmetimit dixhital, vargjet e rrjetit të diskut të ngurtë dhe sistemet robotike të luajtjes dixhitale kanë hyrë rradhazi në CCTV dhe stacionet televizive krahinore dhe komunale. Standardi televiziv dixhital me definicion të lartë SDTV/HDTV është renditur si një projekt i madh i industrisë kërkimore shkencore kombëtare, dhe transmetimi pilot është kryer në Kullën Qendrore të Radios dhe Televizionit. Aktualisht, prodhimi i programit televiziv dixhital të vendit tim dhe transmetimi tokësor i televizionit dixhital janë promovuar intensivisht, dhe "Plani i Njëmbëdhjetë Pesëvjeçar" do të jetë periudha përgatitore për zhvendosjen e përgjithshme të televizionit dixhital të vendit tim, dhe një fazë e rëndësishme e tranzicionit të sistemit të transmetimit dhe televizionit nga analoge në dixhital.
Ky dizajn është krijuar për të përballuar këtë prirje dhe për të përmbushur kërkesën e madhe të tregut për pajisje transmetimi optik të sinjalit video me shumë kanale ASI/SDI. Shtë një pajisje transmetimi optike që përdor teknologjinë e shumëzimit të ndarjes së kohës për të transmetuar njëkohësisht dy sinjale video dixhitale ASI/SDI në një fibër optike. Ky dizajn mund të hedhë një themel të fortë për zhvillimin e pajisjeve më të shpejta të transmetimit optik të sinjalit asinkron me shpejtësi të lartë në të ardhmen.
1. Plani i zbatimit të sistemit
Sinjali serik ASI/SDI riformohet nga qarku i barazimit dhe shndërrohet në një grup sinjale diferenciale; atëherë ora në sinjal nxirret përmes qarkut të rimëkëmbjes së orës për përdorim në deshifrimin dhe sinkronizimin e ardhshëm të sinjalit; pasi kalon nëpër qarkun e deshifrimit, Sinjali serik me shpejtësi të lartë shndërrohet në një sinjal paralel me shpejtësi të ulët për t'u përgatitur për procesin e ardhshëm të shumëfisjes elektrike; më në fund, sinjali asinkron sinkronizohet me orën lokale të multipleximit elektrik përmes rregullimit të qarkut FIFO, duke realizuar kështu multipleximin elektrik lokal; Pastaj transmetohet në fundin e marrjes përmes shndërrimit elektrik/optik të modulit optik. Pas marrjes së sinjalit, fundi i marrjes kalon përmes një serie qarqesh të kundërta të konvertimit për të rikthyer sinjalin serik origjinal ASI/SDI për të përfunduar të gjithë procesin e transmetimit.
Në këtë dizajn, teknologjia e multipleksimit elektrik të sinjaleve ASI/SDI është çelësi për të gjithë lidhjen teknike. Për shkak se shkalla e sinjalit ASI/SDI e kërkuar për shumëfishimin e fuqisë në projekt është shumë e lartë, norma standarde arrin 270Mbit/s, dhe nuk është një multiplexim i sinjalit homolog, është e vështirë dhe joekonomike të shumëfishosh sinjalin drejtpërdrejt, dhe duhet të restaurohet së pari. Ora e secilit sinjal shndërron sinjalin serial me shpejtësi të lartë në një sinjal paralel me shpejtësi të ulët, dhe pastaj rregullon ritmin e orës së secilit sinjal përmes qarkut të çipave FIFO për të arritur sinkronizimin me orën lokale, dhe më pas shumëfishon dy sinjalet elektrike përmes çipi i programueshëm, Dhe pastaj realizoni transmetimin multiplex të ndarjes së kohës. Vetëm pas kësaj serie të procedurave të përpunimit të sinjalit mund të realizohet një proces i qetë demultipleksimi në fundin e marrjes, i cili është gjithashtu pika kryesore teknike e projektimit.
Për më tepër, bllokimi i multipleksimit elektrik është gjithashtu një problem. Sa më shumë kanale sinjalizuese, aq më e madhe është shpejtësia, aq më e vështirë është të bllokohet dhe sa më të larta janë kërkesat teknike për paraqitjen e bordit të PCB. Ky problem mund të zgjidhet shumë mirë përmes trajtimeve të ndryshme si vendosja e arsyeshme e përbërësve të ndryshëm dhe filtrimi shkencor i rrëmujës.
2. Qarku i harduerit
Në këtë dizajn, përdorimi kryesor është çipseti i fundit dixhital i fuqishëm dhe i qëndrueshëm nga National Semiconductor. Çipi i dekodimit dhe konvertimit serik/paralel është CLC011; çipi i kodimit dhe konvertimit paralel/serik është CLC020; çipi i rikuperimit të orës është LMH0046; çipi i barazimit të kabllit përshtatës është CLC014; çipi CPLD është LC4256V nga LATTICE; çipi FIFO është IDT72V2105 nga IDT.
Pjesa e barazimit të procesit të përpunimit të qarkut tregohet në Figurën 2. Nga Figura 2 mund të shihet se sinjali serik i hyrjes me një përfundim ASI/SDI është riformuar pasi kalon nëpër qarkun e barazimit dhe konvertohet në një grup sinjale diferenciale, që është gati për procesin pasues të rimëkëmbjes së orës. Pas kalimit të qarkut të barazimit, cilësia e sinjalit është përmirësuar shumë, dhe format e valës së sinjalit hyrës dhe dalës krahasohen siç tregohet në Figurën 3.
Figura 2 Pjesa balancuese e procesit të përpunimit të qarkut
Figura 3 Krahasimi i formës valore të qarkut të barazimit
Pjesa e rimëkëmbjes së orës së procesit të përpunimit të qarkut tregohet në Figurën 4. Nga Figura 4 mund të shihet se mënyra e punës e çipit është vendosur në mënyrë korrekte, një orë 27M sigurohet në vend që çipi i rimëkëmbjes së orës të përdoret, i lartë i balancuar -sinjal diferencial i shpejtësisë futet në çip, dhe sinjali serik rikuperohet pasi përpunohet çipi Sinjali i orës në të përdoret nga pjesa e mëposhtme e dekodimit të qarkut. Në të njëjtën kohë, çipi gjithashtu mund të mbështesë rikuperimin e orës për sinjale me definicion të lartë.
Figura 4 Pjesa e rimëkëmbjes së orës e procesit të përpunimit të qarkut
Procesi i deshifrimit të një pjese të qarkut tregohet në Figurën 5. Nga Figura 5 mund të shihet se ora serike dhe të dhënat serike të rikuperuara nga çipi i rimëkëmbjes së orës futen në çipin e dekodimit, pas konvertimit serik/paralel, 10-bitësh dalin të dhëna paralele dhe ora paralele 27M për të përgatitur orën për qarkun e mëposhtëm FIFO Rregulloni përdorimin. Diagrami i kohës i sinjaleve në secilën mënyrë pune është treguar në Fig. 6.
Figura 5 Dekodimi i një pjese të procesit të përpunimit të qarkut
Figura 6 Diagrami i kohës së sinjalit të secilës mënyrë
Pjesa FIFO e procesit të përpunimit të qarkut tregohet në Figurën 7. Midis tyre, ora e leximit përdor orën paralele 27M të rikuperuar nga qarku i kodimit, dhe ora e shkrimit përdor orën lokale 27M. Sinjali paralel 10-bit që kalon përmes FIFO sinkronizohet me orën lokale përmes rregullimit për t'u përgatitur për hyrjen pasuese në CPLD për shumëfishimin elektrik. Procedura e multipleksimit elektrik të CPLD është si më poshtë, ndër të cilat 2BP-S është procedura e multipleksimit, dhe 2BS-P është procedura e demultipleksimit.
Figura 7 Pjesa FIFO e procesit të përpunimit të qarkut
Arkitektura SKEMATIKE e 2BP-S është
SINJAL Gnd: std_logic: = '0';
SIGNAL vcc: std_logic: = '1';
Sinjali N_25: std_logic;
Sinjali N_12: std_logic;
Sinjali N_13: std_logic;
Sinjali N_15: std_logic;
Sinjali N_16: std_logic;
Sinjali N_17: std_logic;
Sinjali N_21: std_logic;
Sinjali N_22: std_logic;
Sinjali N_23: std_logic;
Sinjali N_24: std_logic;
Filloj
I30: Harta e Portit G_D (CLK => N_25, D => N_13, Q => N_22);
I29: Harta e Portit G_D (CLK => N_25, D => N_16, Q => N_23);
I34: G_OUTPUT Harta e Portit (I => N_22, O => Q0);
I33: G_OUTPUT Harta e Portit (I => N_23, O => Q1);
I2: G_INPUT Harta e Portit (I => CLK, O => N_25);
I7: G_INPUT Harta e Portit (I => A, O => N_12);
I8: G_INPUT Harta e Portit (I => LD, O => N_21);
I6: G_INPUT Harta e Portit (I => B, O => N_15);
I12: G_2OR Harta e Portit (A => N_17, B => N_24, Y => N_16);
I16: G_2AND1 Harta e Portit (AN => N_21, B => N_22, Y => N_24);
I21: G_2AND Harta e Portit (A => N_21, B => N_12, Y => N_13);
I20: G_2AND Harta e Portit (A => N_21, B => N_15, Y => N_17);
Fundi SKEMATIK;
Arkitektura SKEMATIKE e 2BS-P është
SINJAL Gnd: std_logic: = '0';
SIGNAL vcc: std_logic: = '1';
Sinjali N_5: std_logic;
Sinjali N_1: std_logic;
Sinjali N_3: std_logic;
Sinjali N_4: std_logic;
Filloj
I8: G_OUTPUT Harta e Portit (I => N_4, O => Q0);
I1: G_OUTPUT Harta e Portit (I => N_5, O => Q1);
I2: G_INPUT Harta e Portit (I => CLK, O => N_3);
I3: G_INPUT Harta e Portit (I => SIN, O => N_1);
I7: Harta e Portit G_D (CLK => N_3, D => N_4, Q => N_5);
I4: Harta e Portit G_D (CLK => N_3, D => N_1, Q => N_4);
Fundi SKEMATIK;
Pjesa koduese e procesit të përpunimit të qarkut tregohet në Figurën 8. Pas marrjes së të dhënave, moduli optik marrës rikuperon të dhënat paralele dhe orën sinkronike përmes programit të demultipleksimit të CPLD, dhe më pas rikuperon sinjalin serial origjinal me shpejtësi të lartë përmes qark i kodimit të çipit, i cili më në fund del nga pajisja e transmetimit pasi drejtohet nga çipi i drejtuesit të kabllit. Përfundoni të gjithë procesin e transferimit. Midis tyre, sekuenca e sinjalit të pjesës së qarkut të kodimit është treguar në Figurën 9.
Figura 8 Kodi pjesë e procesit të përpunimit të qarkut
Figura 9 Diagrami i kohës së sinjalit të qarkut të kodimit
3. vërejtjet përmbyllëse
Dizajni i pajisjeve të transmetimit optik të shumëfishimit elektrik të sinjalit asinkron ASI/SDI të sinjalit bazuar në CPLD përdor teknologjinë më të fundit të sinjalit ASI/SDI elektrike, e cila mund të realizojë transmetimin e shumëzimit të ndarjes së kohës të dy sinjaleve, duke zëvendësuar multipleximin e mëparshëm të ndarjes së valëve -mënyra e transmetimit të sinjalit asinkron me shumë kanale, kursen shumë kostot e prodhimit dhe përmirëson më tej konkurrencën e produkteve të tregut.
Produkti ynë të tjera:
